<button id="hhnsn"><object id="hhnsn"></object></button>
<rp id="hhnsn"><acronym id="hhnsn"><input id="hhnsn"></input></acronym></rp>

<th id="hhnsn"></th>
  • <tbody id="hhnsn"></tbody>
    1. <dd id="hhnsn"></dd>

        <rp id="hhnsn"><object id="hhnsn"><blockquote id="hhnsn"></blockquote></object></rp>
      1. 佳能光刻機突破2nm制程?
        2023年12月25日,佳能半導體機器業務部長巖本和德表示,佳能采用納米壓印技術的光刻機有望生產2nm芯片,且成本可以降至傳統光刻設備的一半。在巖本和德發聲的4天以前,荷蘭半導體設備制造商ASML宣布,已向英特爾交付了全球首臺High NA(高數值孔徑)EUV(極紫外)光刻系統,支持2nm制程及以下工藝的芯片制造。 佳能的緊隨其后,頗有在聲勢上與ASML擺開擂臺的用意。佳能首席執行官御手洗富士夫
        2024-01-09 10:05:47
        來源:中國電子報、電子信息產業網 張心怡 趙宇彤??

        2023年12月25日,佳能半導體機器業務部長巖本和德表示,佳能采用納米壓印技術的光刻機有望生產2nm芯片,且成本可以降至傳統光刻設備的一半。在巖本和德發聲的4天以前,荷蘭半導體設備制造商ASML宣布,已向英特爾交付了全球首臺High NA(高數值孔徑)EUV(極紫外)光刻系統,支持2nm制程及以下工藝的芯片制造。

        佳能的緊隨其后,頗有在聲勢上與ASML擺開擂臺的用意。佳能首席執行官御手洗富士夫表示,納米壓印技術將為小型半導體制造商生產先進芯片開辟一條道路,使得生產先進芯片不再是少數半導體制造巨頭的游戲。但是誰敢用、誰會用,佳能目前亟需一個代表性客戶。

        光刻機存在兩條技術路線之爭

        同樣以2nm制程工藝為目標,ASML與佳能卻提出了兩種不同的技術路徑。

        自1958年美國德克薩斯公司利用光刻技術試制世界上第一塊平面集成電路以來,光刻技術已經支撐了半導體60余年的發展。ASML作為全球光刻機巨頭,基于深厚的技術積累和長久的發展慣性,率先推出High NA(高數值孔徑)EUV(極紫外)光刻機,通過提升光刻機數值孔徑,增強芯片的制造精度、性能和穩定性,將光刻技術延續到2nm及以下制程的應用中。

        佳能則另辟蹊徑,嘗試以納米壓印技術制造2nm芯片。巖本和德介紹稱:“納米壓印光刻技術是將刻有半導體電路圖的掩模壓印在晶圓上,只需一次壓印,就能在合適位置形成復雜的二維或三維電路,若改進掩模,甚至能生產電路線寬為2nm的產品?!?/p>

        參考資料:《納米壓印光刻工藝及其制造設備》

        具體來講,不同于傳統“投影”的光刻技術,納米壓印更類似于“印刷”。具體來看,納米壓印包括圖形壓印和圖形轉移兩個環節,先把柵極長度只有幾納米的電路刻在掩模上,再壓印在涂有光刻膠的晶圓上形成電路,最后通過熱壓或者UV光照的方式使圖案固化,只需一次壓印脫模就能制造更先進的高性能芯片。目前佳能的納米壓印技術能印制的圖案最小線寬為14nm,隨著掩模技術的改進,有望實現10nm的電路圖案,相當于2nm工藝節點。

        由于納米壓印技術只替代了光刻環節,與刻蝕、薄膜沉積等其他芯片制造工藝完全兼容,因此只需要引進規模更小的納米壓印設備,就能順利接入現有產業,既能降低設備成本和能耗,提高研發效率,也有助于減輕芯片制造商對EUV光刻機的依賴。

        納米壓印技術優勢還有待驗證

        無疑,2nm芯片制造設備的突破為全球芯片制造商的激烈競爭增添了新變量。在尖端芯片制造設備的爭奪戰中,納米壓印技術能否成為EUV的“平替”還有待驗證。

        事實上,佳能2014年就全力加碼納米壓印技術,收購了主攻納米壓印基礎技術研發的Molecular Imprints 股份有限公司。據了解,此前該公司就曾致力于用納米壓印技術完成32nm邏輯節點制造,但受制于生產效率、資金和良率等問題,進展不及預期。佳能完成收購后,將自身鏡頭技術與Molecular Imprints的曝光技術相結合,并與日本存儲芯片制造商鎧俠(Koxia)達成合作,近十年來共同研發納米壓印技術。2023年10月,佳能正式推出能夠制造尖端芯片的納米壓印設備FPA-1200NZ2C。

        來源:佳能官網

        然而,現實總是比理想“骨感”。從前端設計、后端制造到封裝測試,半導體產業鏈環環相扣。在制造設備上游的材料環節,光刻膠等所有材料都需要經過嚴格匹配和長期調試;在產業鏈下游的應用環節,設備廠商也需要與晶圓代工廠共同調試和磨合。對佳能的納米壓印技術而言,能否得到產業鏈上下游的技術驗證和認可,是下一步發展的關鍵挑戰。

        “半導體制造是一個非常長的產業鏈條,僅一項光刻技術或者納米壓印技術的突破,對整體的影響仍需在生產過程中檢驗?!卑雽w專家羅國昭告訴《中國電子報》記者:“在先進制程中,光刻技術一直面臨著多次曝光和定位精度的難題。雖然佳能的納米壓印技術在理論上解決了聚焦和衍射偏差的問題,并具有一次成型的優勢,但這些理論優勢能否在具體生產過程中兌現,還有待觀察?!?/p>

        誰敢用?誰會用?是個問題

        在2nm芯片制造設備的爭奪中,佳能投石問路,摸索前行,嘗試打開全新市場增量,但要想真正坐上牌桌,關鍵仍在于市場認可。在羅國昭看來,在科技領域里有很多先進的技術和產品,最后的發展卻不如人意,重要的原因是沒有市場,或者是沒有形成產業鏈聯盟,這也是佳能目前面臨的挑戰。

        客戶,是佳能納米壓印技術亟需打通的第一個節點?!癆SML最近十幾年的快速崛起,與它的商業模式密切相關,ASML的主要客戶也是它的股東,比如三星、英特爾和臺積電。因此ASML的產品能率先得到應用,客戶也會為ASML提供技術支持,這就奠定了ASML在尖端半導體用戶市場中的絕對優勢?!绷_國昭進一步向記者解釋,“目前佳能的納米壓印技術只是證明了其技術能力,但最難的地方是誰敢用、誰會用,佳能目前亟需一個代表性的客戶?!?/p>

        佳能首席執行官御手洗富士夫曾表示,該公司新的納米壓印技術將為小型半導體制造商生產先進芯片開辟一條道路,使得生產先進芯片不再是少數半導體制造巨頭的游戲。這或許是一條與ASML錯位競爭的路線。

        如果納米壓印能讓先進制程變得“宜室宜家”,對于晶圓代工的市場格局和芯片技術的創新節奏,都會產生重要影響。但要做到這一點,佳能要解決的問題還有很多。

        最新文章
        關于我們

        微信掃一掃,加關注

        商務合作
        • QQ:61149512
        欧美午夜精品一二三区91,欧美午夜精品一区二区三区,欧美午夜精选久久久A,欧美午夜久久福利,欧美午夜剧场
        <button id="hhnsn"><object id="hhnsn"></object></button>
        <rp id="hhnsn"><acronym id="hhnsn"><input id="hhnsn"></input></acronym></rp>

        <th id="hhnsn"></th>
      2. <tbody id="hhnsn"></tbody>
        1. <dd id="hhnsn"></dd>

            <rp id="hhnsn"><object id="hhnsn"><blockquote id="hhnsn"></blockquote></object></rp>